Samsung utilisera le procédé 3 nanomètres de son rival TSMC pour fabriquer les puces de base au cœur des piles de mémoire NVHBM de nouvelle génération de Nvidia, selon un rapport du Séoul Economic Daily, après que le fabricant de GPU a demandé à ses fournisseurs de mémoire de normaliser la production sur le nœud logique le plus avancé de TSMC.
Le rapport, repris par Reuters ce week-end, indique que Nvidia a demandé à ses trois fournisseurs de HBM – Samsung, SK hynix et Micron – d'adopter le processus 3 nm de TSMC pour les puces de base du NVHBM, le package de mémoire personnalisé dévoilé par Nvidia en août. Cette décision réunit effectivement deux des fonderies concurrentes les plus féroces au monde, Samsung et TSMC, sur le même morceau de silicium. Pour plus de contexte sur cette histoire, consultez notre tendances IA.
Ce que NVHBM change à propos de la mémoire AI
NVHBM est la tentative de Nvidia de repenser la mémoire à large bande passante autour des besoins des accélérateurs d'IA. Dans une pile HBM conventionnelle, le contrôleur de mémoire réside sur le GPU lui-même. NVHBM déplace ce contrôleur dans une puce de base personnalisée sous les piles de mémoire, un changement qui traite la puce de base moins comme un câblage passif que comme un élément de logique avancée.
C’est cette conception qui donne à la technologie ses gros titres. Selon Nvidia, NVHBM offre jusqu'à 30 % de bande passante mémoire en plus, 15 % de consommation d'énergie HBM inférieure et 25 % de surface de puce de calcul XPU en plus par rapport au HBM4E standard — des gains qui viennent précisément du fait que la puce de base doit être construite sur un processus logique de pointe plutôt que sur un processus optimisé en mémoire.
Pourquoi TSMC, et pas les propres usines de Samsung
L’exigence du nœud logique est également ce qui a poussé Nvidia vers la standardisation. Le Seoul Economic Daily rapporte que Nvidia souhaite des performances HBM cohérentes chez tous ses fournisseurs et un processus de validation plus simple – des objectifs qui seront plus faciles à atteindre si chaque fabricant de mémoire construit sa puce de base selon le même processus, dans la même fonderie.
Le rendement est l’autre facteur. Les estimations de l'industrie citées par le journal placent les rendements 3 nm de TSMC au-dessus de 90 %, tandis que le processus 2 nm (SF2) de Samsung Foundry se situe à environ 60 %. Pour une puce de base complexe intégrant un contrôleur de mémoire qui vivait autrefois sur le GPU, cet écart est décisif : une puce de base construite sur un nœud à faible rendement augmente les coûts précisément là où la conception est la plus exigeante.
La division Device Solutions de Samsung, qui supervise les opérations de fonderie de la société, aurait accepté ces exigences après un examen interne – une concession notable pour un conglomérat qui a passé des années à essayer de conquérir des marchés de logique avancée à haut volume auprès de TSMC.
Rivaux sur une seule puce
La coopération entre les deux fonderies n’est pas sans précédent. Selon le Seoul Economic Daily, Samsung et TSMC ont travaillé ensemble pour la première fois il y a environ quatre ans pour assurer la compatibilité du HBM avec le processus de packaging GPU de TSMC. La différence réside désormais dans la portée : le nouvel accord étend leur collaboration à la fabrication elle-même des composants HBM, c'est la première fois que les fonderies rivales partagent cette couche de la pile.
Samsung, de son côté, n'a pas abandonné ses propres usines. Comme ZDNet l'a rapporté en septembre, la société poursuit une stratégie à double voie pour les HBM personnalisés, en faisant appel à la fois à sa fonderie interne et à TSMC pour la production de matrices de base. Le nouveau rapport indique que pour le programme NVHBM de Nvidia en particulier, la piste TSMC est celle qui compte.
Une trêve entre concurrents – pour l’instant
Cet arrangement est frappant précisément parce que Samsung et TSMC restent des concurrents directs partout ailleurs. Les deux fonderies se disputent les mêmes clients de renom – parmi eux Qualcomm et Tesla, comme le note TrendForce – et Samsung a misé une grande partie de sa stratégie de fonderie sur la réduction du fossé technologique qui a permis à TSMC de détenir la majorité des commandes de nœuds avancés.
Le fait que NVHBM les rassemble sur une seule puce est une mesure de l'effet de levier que la feuille de route des accélérateurs de Nvidia exerce désormais sur la chaîne d'approvisionnement des semi-conducteurs. Les fabricants de mémoire dont l'activité HBM tournait autrefois autour de piles génériques et interchangeables sont invités à co-concevoir du silicium personnalisé et à le construire dans l'usine de leur rival, pour rester dans les bonnes grâces de Nvidia.
Ce que cela signifie pour la course à la mémoire de l'IA
Pour Nvidia, la standardisation de la puce de base NVHBM sur TSMC 3 nm réduit un problème de coordination à un problème de fabrication : trois fournisseurs de mémoire avec des feuilles de route de processus différentes peuvent désormais fournir des puces de base fonctionnellement identiques, simplifiant la qualification et lissant l'approvisionnement pour une feuille de route d'accélérateur dont l'appétit pour la bande passante ne cesse de croître.
Pour Samsung, cette décision est un signal à double tranchant. Perdre l'activité de base pour un programme de mémoire phare au profit de son principal rival en matière de fonderie, mais la participation au programme maintient l'activité HBM de Samsung au sein de l'écosystème de Nvidia, aux côtés de SK hynix et Micron, plutôt que de regarder l'ensemble du package aller ailleurs.
Pour TSMC, l'accord étend une position déjà dominante : le fondeur siège désormais non seulement sous les GPU de Nvidia, mais aussi dans la mémoire qui les alimente. Alors que les fabricants de matériel d'IA poussent la personnalisation plus profondément dans la pile de mémoire, la matrice de base devient le nouveau champ de bataille – et le dernier rapport suggère que TSMC commence ce combat avec une avance considérable.
---
Restez à la Pointe de l'IALes dernières actualités, analyses et percées en IA — au même endroit.
Lire plus d'actualités IA →
