Cerebras har publicerat en detaljerad teknisk uppdelning av hur de distribuerar biljoner-parameter AI-modeller på sin hårdvara i wafer-skala - en sällsynt offentlig titt på rörledningen bakom ultrasnabb slutledning för modeller vars vikter enbart kräver terabyte minne.
Inlägget, skrivet av Sarah Chieng och publicerat på Cerebras blogg den 22 oktober 2026, väckte förnyad uppmärksamhet under helgen efter att ha nått förstasidan av Hacker News. Dess centrala fråga är enkel: en enda Cerebras WSE-3T wafer har 44 GB on-chip-minne, men gränsmodeller med biljoner parametrar behöver terabyte bara för att lagra sina vikter. Hur överbryggar du den klyftan? For more context on this story, see our ongoing AI news.
Varför biljonparametermodeller bryter normal hårdvara
Svaret börjar med en obekväm sanning för konventionella acceleratorer: med full precision kan en modell med tre biljoner parametrar inte få plats i minnet av något enskilt chip på marknaden. GPU-kluster löser detta genom att dela upp modeller över många enheter och ständigt skicka vikter och aktiveringar över höghastighetsanslutningar - en stor del av varför slutsatser om stora modeller är dyrt och långsamt.
Cerebras tar ett annat tillvägagångssätt. Dess wafer-scale chips packar enorma mängder on-chip SRAM – 44 GB per WSE-3T wafer – vilket innebär att företagets mål är att behålla vikten på chipet, där minnesåtkomst är dramatiskt snabbare än någon off-chip länk.
Företaget säger att den här arkitekturen låter den köra modeller med flera biljoner parametrar med 1 000 till 2 000+ tokens per sekund.
Kimi K3 som det fungerade exemplet
För att göra förklaringen konkret går Cerebras igenom implementeringen av Kimi K3, en öppen källkodsmodell med ungefär 3 biljoner parametrar. Modellen använder en hybridarkitektur: 69 linjära uppmärksamhetslager och 24 täta lager.
Med hänvisning till benchmarkresultaten säger bloggen att Kimi K3 får 88,3 % på Terminal-Bench 2.1 – strax efter GPT-5.6 Sols 88.8 % – och 91.2 % på BrowseComp, före GPT-5.6 Sols 90.4 %. Dessa siffror, hävdar Cerebras, visar kodning på gränsnivå och agentförmåga i en modell med öppen vikt, vilket gör det till ett bra demonstrationsmål.
Det arbetade exemplet antar en 256 000 tokens genomsnittlig begäran om storlek, 4-bitars viktkvantisering (matchar Hugging Face-implementeringen) och en 8-bitars KV-cache.
Skiva en 3T-modell i 44 GB bitar
Aritmetiken är den mest upplysande delen av inlägget. Vid 4 bitar per parameter uppgår Kimi K3:s 3 biljoner parametrar till ungefär 1,5 TB råvikter. Fördelat på modellens 93 lager behöver varje lager cirka 16 GB.
Det passar bra in i de 44 GB som finns på varje wafer, men de två lagertyperna delar sig olika:
- Täta lager behöver plats för en KV-cache, eftersom full uppmärksamhet lagrar nycklar och värden för varje token i varje aktiv begäran. Cerebras lägger ett tätt lager per wafer och lämnar kvar resterande SRAM för den cachen.
- Linjära uppmärksamhetsskikt behåller endast ett litet tillstånd med fast storlek per begäran oavsett kontextlängd, så ingen KV-cache behövs. Det ger plats för två linjära lager per wafer.
Med 69 linjära lager och 24 täta lager mappar modellen till 35 wafers för linjära lager plus 24 wafers för täta lager - 59 wafers totalt för en enda kopia av Kimi K3.
Vikter rör sig aldrig — Endast aktiveringar gör det
Den andra nyckelidén är vad Cerebras gör – och inte – skickar mellan dessa 59 wafers. Företaget kör modeller som en pipeline: efter att kompilatorn kartlagt lager på regioner av wafers, kartlägger runtime vägen som tokens tar från wafer till wafer.
Avgörande, eftersom varje lager passar helt på en wafer (eller två, för linjära lager), behöver modellvikterna aldrig flyttas. Skikten delas inte över wafers. Endast aktiveringar går från en wafer till nästa, överförd över RDMA på standard Ethernet med en hopptid på ungefär 2 mikrosekunder.
Den designpunkten förklarar mycket om Cerebras prestandakrav. I GPU-installationer är det ofta flaskhalsen att flytta vikter eller skärningstillstånd mellan enheter; på Cerebras hårdvara bär sammankopplingen bara de mycket mindre aktiveringstensorerna.
Varför det är viktigt för slutledningsmarknaden
Inlägget är dels en ingenjörsförklaring och dels ett argument: att SRAM i wafer-skala är ett trovärdigt sätt att tjäna de allt mer enorma modeller som industrin levererar. När utsläpp med öppen vikt som Kimi K3 närmar sig tre biljoner parametrar, blir minnesväggen den definierande begränsningen för slutledningsekonomi, och tillvägagångssätt som håller vikterna stationära har en strukturell fördel på hastigheten per token.
Det understryker också hur mycket som beror på kvantisering. Hela distributionen bygger på 4-bitars vikter och en 8-bitars KV-cache – tekniker som minskar minnesfootprints med ungefär 75 % eller mer jämfört med 16-bitars baslinjer och samtidigt bibehåller benchmarkprestanda. Utan dem skulle inte ens 59 wafers vara tillräckligt.
Avvägningarna är också verkliga. Ett 59-wafer-system är en stor, specialiserad maskin, och pipeline-metoden förutsätter att förfrågningar kan batchas över hela systemet effektivt. Cerebras blogg tar upp samtidighet som ett av dess kärnämnen, och noterar att arkitekturen är designad för att hantera ett stort antal samtidiga förfrågningar.
För närvarande står inlägget som en av de tydligaste offentliga förklaringarna av vad som faktiskt krävs för att servera en öppen modell i gränsskala med fyrsiffriga tokenhastigheter - och ett tecken på att konversationen om slutledningshårdvara håller på att skifta från chips till system med hela wafer.
Källa: Cerebras blogg, "How we deploy trillion-parameter frontier models on Cerebras" (22 oktober 2026).---
Stay Ahead of AIGet the latest AI news, analysis, and breakthroughs — all in one place.
Read more AI news →
