Laut einem Bericht der Seoul Economic Daily wird Samsung das 3-Nanometer-Verfahren des Konkurrenten TSMC verwenden, um die Basischips im Herzen von Nvidias NVHBM-Speicherstapeln der nächsten Generation herzustellen, nachdem der GPU-Hersteller seine Speicherlieferanten gebeten hatte, die Produktion auf dem fortschrittlichsten Logikknoten von TSMC zu standardisieren.
In dem Bericht, der am Wochenende von Reuters aufgegriffen wurde, heißt es, dass Nvidia alle drei seiner HBM-Lieferanten – Samsung, SK Hynix und Micron – gebeten hat, den 3-nm-Prozess von TSMC für die Basischips von NVHBM zu übernehmen, dem maßgeschneiderten Speicherpaket, das Nvidia im August vorgestellt hat. Der Schritt vereint effektiv zwei der weltweit schärfsten Foundry-Konkurrenten, Samsung und TSMC, auf demselben Stück Silizium. Weitere Informationen zu dieser Geschichte finden Sie in unserer KI-Nachrichten.
Was NVHBM am KI-Speicher ändert
NVHBM ist Nvidias Versuch, Speicher mit hoher Bandbreite entsprechend den Anforderungen von KI-Beschleunigern neu zu gestalten. In einem herkömmlichen HBM-Stack befindet sich der Speichercontroller auf der GPU selbst. NVHBM verschiebt diesen Controller in einen benutzerdefinierten Basischip unter den Speicherstapeln, eine Verschiebung, die den Basischip weniger wie eine passive Verkabelung, sondern eher wie ein Stück fortschrittlicher Logik behandelt.
Dieses Design verleiht der Technologie ihre Schlagzeilen. Laut Nvidia bietet NVHBM bis zu 30 % mehr Speicherbandbreite, 15 % weniger HBM-Stromverbrauch und 25 % mehr XPU-Rechenchip-Fläche als Standard-HBM4E – Vorteile, die gerade dadurch entstehen, dass der Basischip auf einem hochmodernen Logikprozess und nicht auf einem speicheroptimierten aufgebaut sein muss.
Warum TSMC und nicht Samsungs eigene Fabs
Die Logikknoten-Anforderung war es auch, die Nvidia zur Standardisierung drängte. Seoul Economic Daily berichtet, dass Nvidia eine konsistente HBM-Leistung bei allen seinen Lieferanten und einen einfacheren Validierungsprozess wünscht – Ziele, die leichter zu erreichen sind, wenn jeder Speicherhersteller seinen Basischip nach demselben Prozess und in derselben Gießerei baut.
Der Ertrag ist der andere Faktor. Von der Zeitung zitierte Branchenschätzungen gehen davon aus, dass die 3-nm-Ausbeute von TSMC über 90 % liegt, während der 2-nm-Prozess (SF2) von Samsung Foundry bei etwa 60 % liegt. Für einen komplexen Basischip, der einen Speichercontroller integriert, der einst auf der GPU lebte, ist diese Lücke entscheidend: Ein Basischip, der auf einem Knoten mit geringerer Ausbeute aufgebaut ist, erhöht die Kosten genau dort, wo das Design am anspruchsvollsten ist.
Berichten zufolge stimmte Samsungs Device-Solutions-Abteilung, die den Foundry-Betrieb des Unternehmens überwacht, nach einer internen Überprüfung den Anforderungen zu – ein bemerkenswertes Zugeständnis für einen Konzern, der jahrelang versucht hat, TSMC das Geschäft mit hochvolumigen fortschrittlichen Logikprodukten abzugewinnen.
Rivalen auf einem Chip
Die Zusammenarbeit zwischen den beiden Gießereien ist nicht ohne Beispiel. Laut Seoul Economic Daily haben Samsung und TSMC vor etwa vier Jahren erstmals zusammengearbeitet, um die HBM-Kompatibilität mit dem GPU-Packaging-Prozess von TSMC sicherzustellen. Der Unterschied liegt nun im Umfang: Die neue Vereinbarung weitet ihre Zusammenarbeit auf die Herstellung von HBM-Komponenten selbst aus, das erste Mal, dass die konkurrierenden Gießereien diese Ebene des Stapels gemeinsam nutzen.
Samsung seinerseits hat seine eigenen Fabriken nicht aufgegeben. Wie ZDNet im September berichtete, verfolgt das Unternehmen eine zweigleisige Strategie für kundenspezifische HBM und nutzt sowohl seine interne Gießerei als auch TSMC für die Grundformproduktion. Der neue Bericht weist darauf hin, dass speziell für Nvidias NVHBM-Programm der TSMC-Track von Bedeutung ist.
Ein Waffenstillstand zwischen Konkurrenten – vorerst
Die Vereinbarung ist gerade deshalb bemerkenswert, weil Samsung und TSMC überall sonst Kopf-an-Kopf-Konkurrenten bleiben. Die beiden Gießereien wetteifern um die gleichen Hauptkunden – darunter Qualcomm und Tesla, wie TrendForce feststellt – und Samsung hat einen Großteil seiner Gießereistrategie darauf ausgerichtet, die Technologielücke zu schließen, die dazu geführt hat, dass TSMC die Mehrheit der Advanced-Node-Bestellungen hält.
Dass NVHBM sie auf einen einzigen Chip bringt, ist ein Maß dafür, wie viel Einfluss Nvidias Beschleuniger-Roadmap jetzt auf die Halbleiter-Lieferkette ausübt. Speicherhersteller, deren HBM-Geschäft sich einst um generische, austauschbare Stacks drehte, werden aufgefordert, gemeinsam kundenspezifisches Silizium zu entwerfen und es in der Fabrik ihres Konkurrenten zu bauen, um in Nvidias Gunst zu bleiben.
Was es für das AI Memory Race bedeutet
Für Nvidia reduziert die Standardisierung des NVHBM-Basischips auf TSMC 3 nm ein Koordinationsproblem auf ein Herstellungsproblem: Drei Speicherlieferanten mit unterschiedlichen Prozess-Roadmaps können jetzt funktionsidentische Basischips liefern, was die Qualifizierung vereinfacht und die Versorgung für eine Beschleuniger-Roadmap vereinfacht, deren Bedarf an Bandbreite ständig wächst.
Für Samsung ist die Entscheidung ein zweischneidiges Signal. Der Verlust des Geschäfts mit den Basischips für ein Flaggschiff-Speicherprogramm an den wichtigsten Foundry-Rivalen ist schmerzhaft – aber die Teilnahme an dem Programm hält das HBM-Geschäft von Samsung im Nvidia-Ökosystem neben SK Hynix und Micron, anstatt zuzusehen, wie das gesamte Paket woanders hingeht.
Für TSMC erweitert der Deal eine bereits beherrschende Stellung: Der Hersteller befindet sich nun nicht nur unter den GPUs von Nvidia, sondern auch im Speicher, der sie speist. Da Hersteller von KI-Hardware die Anpassung immer tiefer in den Speicherstapel treiben, wird der Basischip zum neuen Schlachtfeld – und der neueste Bericht deutet darauf hin, dass TSMC diesen Kampf mit einem souveränen Vorsprung beginnt.
---
Bleib vorne bei KIDie neuesten KI-Nachrichten, Analysen und Durchbrüche – alles an einem Ort.
Mehr KI-Nachrichten lesen →
