इलेक्ट्रॉनिक डिझाईन ऑटोमेशन (EDA) सॉफ्टवेअरच्या प्रबळ पुरवठादारांपैकी एक, Cadence ने Maestro, एजंटिक चिप आणि सिस्टम डिझाइनसाठी तयार केलेल्या डोमेन-विशेषीकृत AI मॉडेल्सचा पोर्टफोलिओ सादर केला आहे. 26 ऑक्टोबर रोजी करण्यात आलेली आणि रॉयटर्स, फोर्ब्स आणि टॉम्स हार्डवेअरने कव्हर केलेली ही घोषणा, सिलिकॉन उत्पादकतेतील पुढील झेप सामान्य-उद्देश चॅटबॉट्समधून नाही, तर सेमीकंडक्टर डिझाइनच्या विशेष जगाला खोलवर समजून घेणाऱ्या उत्कृष्ट मॉडेल्समधून येईल.

उस्ताद म्हणजे काय For more context on this story, see our ongoing AI news.

Maestro हे सेमीकंडक्टर आणि सिस्टीम डिझाइन वर्कफ्लोमध्ये विशेष चिप डिझाइन एजंट्स चालवण्यासाठी खास फाईन-ट्यून केलेले AI मॉडेल्सचे एक कुटुंब आहे. Electronics Weekly ने अहवाल दिल्याप्रमाणे, Maestro AI मॉडेल पोर्टफोलिओ ज्याला Cadence त्याचे AI सुपर एजंट म्हणतात — एजंटिक प्रणाली ज्या डिझाइनच्या प्रवाहात बहु-चरण अभियांत्रिकी कार्यांचे नियोजन आणि अंमलबजावणी करू शकतात, त्याबद्दल केवळ प्रश्नांची उत्तरे देण्याऐवजी सामर्थ्य देतात.

फोर्ब्सने प्रक्षेपणाची रचना केडन्स "त्याचा एजंटिक गेम वाढवत आहे," कंपनीच्या एजंट रणनीतीला पूर्णपणे तृतीय-पक्ष फ्रंटियर मॉडेल्सवर अवलंबून न राहता प्रोप्रायटरी मॉडेल फाउंडेशनच्या शीर्षस्थानी ठेवते.

इन-हाउस डिप्लॉयमेंट अँगल

ज्या तपशीलाने सर्वात जास्त उद्योगाचे लक्ष वेधले ते रॉयटर्स कडून आले: मॉडेल डिझाइन केले आहेत जेणेकरून चिपमेकर त्यांना घरामध्ये चालवू शकतील. हे महत्त्वाचे आहे कारण सेमीकंडक्टर डिझाइन तंत्रज्ञानातील सर्वात IP-संवेदनशील क्रियाकलापांपैकी एक आहे. चिप वास्तुविशारद सामान्यत: बाह्य क्लाउड सेवांद्वारे मालकीचा डिझाइन डेटा, लेआउट तपशील किंवा कार्यप्रदर्शन वैशिष्ट्ये रूट करण्यास अनिच्छुक असतात आणि एक उपयोजन मॉडेल जे ग्राहकाच्या स्वतःच्या वातावरणात मॉडेल आणि डिझाइन डेटा दोन्ही ठेवते, दत्तक घेण्याचा मोठा अडथळा दूर करते.

टॉमच्या हार्डवेअरने नोंदवले की लवकर प्रवेश 2026 च्या चौथ्या तिमाहीपासून "निवडक ग्राहक" पर्यंत मर्यादित असेल, असे सुचविते की Cadence सुरुवातीच्या रोलआउटला मोठ्या डिझाईन हाऊससह नियंत्रित पायलट म्हणून हाताळत आहे.

चिप डिझाइनसाठी डोमेन-विशिष्ट मॉडेल्स का?

सेमीकंडक्टर उद्योग एआय कसे शोषून घेत आहे यामधील एक व्यापक बदल हे पाऊल प्रतिबिंबित करते. सामान्य-उद्देशाच्या मोठ्या भाषेच्या मॉडेल्सने स्क्रिप्ट लिहिण्यास, दस्तऐवजीकरणाचा सारांश आणि सत्यापन कार्यांमध्ये मदत करण्यास सक्षम असल्याचे सिद्ध केले आहे, परंतु EDA च्या अत्याधुनिक भागामध्ये सखोल विशेष प्रतिनिधित्व समाविष्ट आहे — नेटलिस्ट, वेळेची मर्यादा, भौतिक मांडणी नियम आणि सिम्युलेशन डेटा — जे जेनेरिक मॉडेल्स व्यापक ग्राउंडिंगशिवाय खराबपणे हाताळतात.

डोमेन ज्ञानावर मॉडेल्सचे बारीकसारीक ट्यूनिंग करून आणि त्यांना एजंटिक वर्कफ्लोमध्ये वायरिंग करून, Cadence प्लेबुकचे अनुसरण करत आहे ज्याने इतर अनुलंबांमध्ये काम केले आहे: एक सक्षम सामान्य मॉडेल वर्ग घ्या, एका अरुंद व्यावसायिक डोमेनसाठी ते विशेष बनवा आणि विक्रेत्याच्या विद्यमान टूलचेनमध्ये समाकलित करा जेथे वास्तविक कार्य होते.

एजंटिक फ्रेमिंग स्वतःमध्ये लक्षणीय आहे. कोडची पुढची ओळ सुचवणाऱ्या कोपायलटऐवजी, एजंटिक डिझाइन सिस्टमला उच्च-स्तरीय ध्येय दिले जाऊ शकते — ही डिझाइन स्पेस एक्सप्लोर करा, या ब्लॉकवर क्लोज टाईमिंग करा, या पॉवर-परफॉर्मन्स वक्रला ट्यून करा — आणि EDA टूल्सचा हात म्हणून वापर करून त्याकडे पुनरावृत्ती करा. टॉमच्या हार्डवेअरने मेस्ट्रोचे नेमके हेच वर्णन केले आहे: विशेष चिप डिझाइन एजंट चालविण्यासाठी तयार केलेले मॉडेल.

Synopsys आणि AI लॅबसह एक स्पर्धात्मक शर्यत

AI-चालित चिप डिझाइनचा पाठलाग करण्यात कॅडन्स एकटा नाही. DIGITIMES ने स्पष्टपणे स्पर्धात्मक अटींमध्ये लाँच केल्याचा अहवाल दिला: Cadence त्याच्या स्वतःच्या चिप डिझाइन AI मॉडेल्सवर सट्टेबाजी करत आहे ज्याप्रमाणे त्याचा मुख्य प्रतिस्पर्धी Synopsys ने OpenAI सोबत हातमिळवणी केली आहे. EDA विक्रेत्यांच्या अंतर्गत AI प्रयत्नांपासून OpenAI च्या स्वतःच्या चिप डिझाइन महत्त्वाकांक्षेपर्यंत सर्व गोष्टींचा समावेश करून सिलिकॉन सिलिकॉन कसे डिझाइन करण्यास सुरुवात करत आहे याविषयी सप्टेंबरच्या टॉमच्या हार्डवेअरच्या सखोल माहितीमध्ये विस्तृत संदर्भ कॅप्चर केला गेला.

ती स्पर्धात्मक गतिमानता मोठ्या प्रमाणात वाढवते. EDA प्रभावीपणे आघाडीवर असलेली डुओपॉली आहे, आणि जो कोणी विक्रेता प्रथम एजंटिक AI कडून अर्थपूर्ण डिझाइन-सायकल कॉम्प्रेशन दाखवतो तो चिप्स कशा बनवल्या जातात याचा आकार बदलू शकतो — आणि नवीन सिलिकॉनसाठी उद्योगाच्या वाढत्या मागणीचे मूल्य कोण घेतो.

हे हार्डवेअर आणि हार्डवेअर टूलिंगमध्ये जाणाऱ्या AI कंपन्यांच्या विस्तृत पॅटर्नमध्ये देखील बसते: चिपमेकर्सला समृद्ध करणारे समान कंप्यूट बिल्डआउट पुढील पिढीच्या चिप्स अधिक वेगाने डिझाइन करण्यासाठी दबाव निर्माण करत आहे आणि AI हे स्पष्ट लीव्हर आहे.

काय पहावे

नजीकची चाचणी ही चौथ्या तिमाहीतील लवकर प्रवेश कार्यक्रम आहे. जर निवडक ग्राहकांनी डिझाईन उत्पादकतेमध्ये वास्तविक नफा दर्शविणारे परिणाम प्रकाशित केले तर, संपूर्ण उद्योगात जलद दत्तक दबावाची अपेक्षा करा — आणि सिनॉप्सिसने त्याच्या OpenAI भागीदारीने जे काही उत्पादन केले आहे त्याचा प्रतिकार करण्याची अपेक्षा करा. जर पायलट स्टॉल असेल तर, लॉन्च हे पुरावे म्हणून उभे राहील की डोमेन-ट्यून केलेले मॉडेल्स अजूनही अग्रगण्य-एज डिझाइनच्या संपूर्ण जटिलतेसह संघर्ष करतात.

कोणत्याही प्रकारे, घोषणा AI विषयावरून किती वेगाने पुढे जात आहे हे अधोरेखित करते चिप कंपन्या AI ला शक्ती देणाऱ्या चिप्स डिझाइन करण्याच्या वास्तविक वर्कफ्लोमध्ये एम्बेड केलेल्या टूलबद्दल बोलतात.

सिलिकॉनसाठी मोठे चित्र

प्रक्षेपणाचे महत्त्व एका उत्पादन कुटुंबाच्या पलीकडे आहे. आधुनिक चिप डिझाइन सायकल वर्षानुवर्षे पसरतात आणि प्रचंड अभियांत्रिकी संसाधने वापरतात, आणि EDA सॉफ्टवेअर त्यापैकी प्रत्येकाच्या केंद्रस्थानी बसते — लॉजिक डिझाइन, पडताळणी, प्रत्यक्ष अंमलबजावणी आणि साइन-ऑफ हे सर्व काही मूठभर विक्रेत्यांकडून साधनांद्वारे प्रवाहित होते. त्या चक्रांना संकुचित करणारे कोणतेही तंत्रज्ञान नवीन हार्डवेअर किती लवकर बाजारपेठेत पोहोचते यावर बाह्य प्रभाव पडतो.

म्हणूनच EDA मधील एजंटिक एआयने इतके लक्ष वेधले आहे. उद्योग एकाच वेळी एआय डेटा सेंटरसाठी अधिक चिप्स तयार करण्यासाठी आणि पुरेशा अनुभवी डिझाइन अभियंत्यांना नियुक्त करण्यासाठी धडपडत आहे. डिझाईन फ्लोचे स्वयंचलित भाग हे काही लीव्हरपैकी एक आहे जे एकाच वेळी दोन्ही समस्यांचे निराकरण करते आणि Maestro सारखे डोमेन-विशिष्ट मॉडेल हे लीव्हर खेचण्याचा अद्याप सर्वात ठोस प्रयत्न आहेत.

---

Stay Ahead of AI

Get the latest AI news, analysis, and breakthroughs — all in one place.

Read more AI news →