Jak wynika z raportu Seoul Economic Daily, po tym, jak producent procesorów graficznych zwrócił się do dostawców pamięci o ujednolicenie produkcji w najbardziej zaawansowanym węźle logicznym TSMC, Samsung wykorzysta 3-nanometrowy proces konkurencyjnej firmy TSMC do produkcji podstawowych kości w sercu stosów pamięci NVHBM nowej generacji firmy Nvidia.
Z raportu, który w weekend przejął Reuters, wynika, że Nvidia zwróciła się do wszystkich trzech dostawców HBM — Samsunga, SK hynix i Micron — o przyjęcie opracowanego przez TSMC procesu 3 nm w przypadku podstawowych matryc NVHBM, niestandardowego pakietu pamięci zaprezentowanego przez Nvidię w sierpniu. To posunięcie skutecznie łączy dwóch najbardziej zaciekłych konkurentów w branży odlewniczej na świecie, Samsunga i TSMC, na tym samym kawałku krzemu. Więcej kontekstu na ten temat znajdziesz w naszych trendy AI.
Co NVHBM zmienia w pamięci AI
NVHBM to próba Nvidii przeprojektowania pamięci o dużej przepustowości pod kątem potrzeb akceleratorów AI. W konwencjonalnym stosie HBM kontroler pamięci działa na samym procesorze graficznym. NVHBM przenosi ten kontroler do niestandardowej kości bazowej pod stosami pamięci, co powoduje, że płyta podstawowa jest traktowana mniej jak okablowanie pasywne, a bardziej jak element zaawansowanej logiki.
To właśnie ten projekt nadaje tej technologii czołowe numery. Według Nvidii NVHBM oferuje do 30% większą przepustowość pamięci, o 15% niższe zużycie energii przez HBM i o 25% większy obszar obliczeniowy XPU w porównaniu ze standardowym HBM4E — korzyści wynikają właśnie z tego, że podstawowa kostka musi być zbudowana w oparciu o najnowocześniejszy proces logiczny, a nie zoptymalizowany pod kątem pamięci.
Dlaczego TSMC, a nie własne fabryki Samsunga
Wymóg dotyczący węzła logicznego jest także tym, co popchnęło Nvidię w kierunku standaryzacji. Seoul Economic Daily donosi, że Nvidia chce spójnej wydajności HBM u swoich dostawców i prostszego procesu walidacji – celów, które łatwiej osiągnąć, jeśli każdy producent pamięci będzie budował swoje podstawowe kości w oparciu o ten sam proces, w tej samej odlewni.
Wydajność to drugi czynnik. Szacunki branżowe cytowane przez gazetę wskazują, że wydajność procesu 3 nm firmy TSMC przekracza 90%, podczas gdy proces 2 nm (SF2) firmy Samsung Foundry kształtuje się na poziomie około 60%. W przypadku złożonej podstawy integrującej kontroler pamięci, który kiedyś działał na GPU, ta luka jest decydująca: podstawowa kostka zbudowana na węźle o niższej wydajności podnosi koszty dokładnie tam, gdzie projekt jest najbardziej wymagający.
Dział rozwiązań urządzeń firmy Samsung, który nadzoruje działalność odlewniczą firmy, podobno zgodził się na te wymagania po wewnętrznej ocenie, co stanowi godne uwagi ustępstwo dla konglomeratu, który od lat próbował pozyskać od TSMC masowy biznes w zakresie zaawansowanych logiki.
Rywale na jednym chipie
Współpraca obu odlewni nie jest bezprecedensowa. Według Seoul Economic Daily, Samsung i TSMC po raz pierwszy współpracowały około cztery lata temu, aby zapewnić zgodność HBM z procesem pakowania procesorów graficznych TSMC. Różnica polega obecnie na zakresie: nowe porozumienie rozszerza współpracę na samą produkcję komponentów HBM, co stanowi pierwszy raz, kiedy konkurencyjne odlewnie dzielą tę warstwę stosu.
Samsung ze swojej strony nie porzucił własnych fabryk. Jak poinformował ZDNet we wrześniu, firma realizuje dwutorową strategię w zakresie niestandardowych HBM, wykorzystując do produkcji matryc podstawowych zarówno swoją wewnętrzną odlewnię, jak i TSMC. Nowy raport wskazuje, że szczególnie w przypadku programu NVHBM firmy Nvidia liczy się tor TSMC.
Rozejm między konkurentami — na razie
Układ jest uderzający właśnie dlatego, że Samsung i TSMC wszędzie indziej pozostają bezpośrednimi konkurentami. Obie odlewnie rywalizują o tych samych klientów — wśród nich Qualcomm i Tesla, jak zauważa TrendForce — a Samsung w dużej mierze poświęcił swoją strategię odlewni na zamknięcie luki technologicznej, która sprawiła, że TSMC posiada większość zamówień na zaawansowane węzły.
To, że NVHBM ściąga je na jedną matrycę, jest miarą tego, jak duży wpływ plan działania akceleratora Nvidii wywiera obecnie na łańcuch dostaw półprzewodników. Producenci pamięci, których działalność HBM kręciła się kiedyś wokół ogólnych, wymiennych stosów, proszeni są o współprojektowanie niestandardowego krzemu i zbudowanie go w fabryce rywala, aby pozostać w łaskach Nvidii.
Co to oznacza dla wyścigu pamięci AI
W przypadku Nvidii standaryzacja podstawowego układu NVHBM w technologii TSMC 3 nm redukuje problem koordynacji do problemu produkcyjnego: trzech dostawców pamięci z różnymi planami procesów może teraz dostarczać funkcjonalnie identyczne moduły bazowe, upraszczając kwalifikację i wygładzając dostawy dla planu działania akceleratora, którego apetyt na przepustowość stale rośnie.
Dla Samsunga decyzja jest sygnałem obosiecznym. Utrata podstawowej działalności w zakresie matryc dla flagowego programu pamięci na rzecz głównego rywala z branży odlewniczej boli – ale w ogóle uczestnictwo w programie utrzymuje dział HBM firmy Samsung w ekosystemie Nvidii, obok SK hynix i Micron, zamiast patrzeć, jak cały pakiet trafia gdzie indziej.
W przypadku TSMC umowa rozszerza i tak już dominującą pozycję: odlewnia znajduje się teraz nie tylko pod procesorami graficznymi Nvidii, ale także wewnątrz pamięci, która je zasila. W miarę jak producenci sprzętu AI wpychają dostosowywanie głębiej w stos pamięci, podstawowa kostka staje się nowym polem bitwy — a najnowszy raport sugeruje, że TSMC rozpoczyna tę walkę z dominującą przewagą.
---
Bądź na Bieżąco z AINajnowsze wiadomości, analizy i przełomy w dziedzinie AI — wszystko w jednym miejscu.
Czytaj więcej wiadomości AI →
